ualink ip 文章進(jìn)入ualink ip技術(shù)社區(qū)

將lwIP TCP/IP堆棧整合至嵌入式應(yīng)用的界面

輕量化TCP/IP（lwIP）堆棧是TCP/IP協(xié)議的精簡(jiǎn)實(shí)作，專門設(shè)計(jì)用來縮減RAM內(nèi)存的使用量，這使其非常適合用在嵌入式系統(tǒng)。它提供三種獨(dú)特的應(yīng)用程序編程接口（API）:? 未封裝的低階API? 負(fù)責(zé)網(wǎng)絡(luò)通訊的高階 API? BSD 風(fēng)格的socket套接字 API本文專注探討使用未封裝API接口的范例。運(yùn)用未封裝API建置callback回調(diào)函數(shù)的應(yīng)用程序會(huì)由核心事件觸發(fā)。盡管未封裝API較socket套接字API更為復(fù)雜，但由于其處理負(fù)荷（overhead）較低，因此能提供高出許多的吞吐量。接著將
關(guān)鍵字： lwIP TCP/IP 堆棧整合嵌入式應(yīng)用 ADI

芯耀輝：差異化IP助力國(guó)產(chǎn)廠商解決路徑依賴

作為國(guó)產(chǎn)IC設(shè)計(jì)產(chǎn)業(yè)鏈中不可或缺的一環(huán)，國(guó)產(chǎn)IP授權(quán)廠商的不斷涌現(xiàn)能夠非常有效地提升國(guó)產(chǎn)IC設(shè)計(jì)產(chǎn)業(yè)的整體技術(shù)實(shí)力和行業(yè)競(jìng)爭(zhēng)力。在ICCAD 2024上，5家領(lǐng)先的國(guó)產(chǎn)IP授權(quán)企業(yè)先后亮相，芯原微電子創(chuàng)始人、董事長(zhǎng)兼總裁戴偉民，芯來科技創(chuàng)始人胡振波，銳成芯微CEO沈莉，奎芯科技聯(lián)合創(chuàng)始人唐睿以及芯耀輝副總裁何瑞靈分別帶來關(guān)于國(guó)產(chǎn)IP授權(quán)業(yè)務(wù)發(fā)展的介紹，為眾多國(guó)內(nèi)IC設(shè)計(jì)企業(yè)提供了開發(fā)高性能IC設(shè)計(jì)的技術(shù)底座。作為一家成立不到五年的IP領(lǐng)軍企業(yè)，芯耀輝專注于先進(jìn)半導(dǎo)體IP研發(fā)和服務(wù)，憑借強(qiáng)大的自主研發(fā)能力
關(guān)鍵字：芯耀輝 IP 路徑依賴

新思科技推出業(yè)界首款連接大規(guī)模AI加速器集群的超以太網(wǎng)和UALink IP解決方案

摘要：●? ?新思科技超以太網(wǎng)IP解決方案將提供高達(dá)1.6 Tbps的帶寬，可連接多達(dá)一百萬個(gè)端點(diǎn)?！? ?新思科技UALink IP解決方案將提供每通道高達(dá)200 Gbps的吞吐量，連接多達(dá) 1024 個(gè)加速器?！? ?全新超以太網(wǎng)和UALink IP是基于新思科技業(yè)界領(lǐng)先的以太網(wǎng)和PCIe IP研發(fā)的，這些 IP 共同實(shí)現(xiàn)了5000多例成功的客戶流片。●? ?AMD、Astera Labs、Juniper Networks
關(guān)鍵字：新思科技大規(guī)模AI加速器集群超以太網(wǎng) UALink IP

芯原推出新一代高性能Vitality架構(gòu)GPU IP系列

芯原股份近日宣布推出全新Vitality架構(gòu)的圖形處理器（GPU）IP系列，具備高性能計(jì)算能力，廣泛適用于云游戲、AI PC、獨(dú)立顯卡和集成顯卡等應(yīng)用領(lǐng)域。芯原新一代Vitality GPU架構(gòu)顯著提升了計(jì)算性能，并支持多核擴(kuò)展，以進(jìn)一步提升性能。該GPU架構(gòu)集成了諸多先進(jìn)功能，如一個(gè)可配置的張量計(jì)算核心（Tensor Core）AI加速器和一個(gè)32MB至64MB的三級(jí)（L3）緩存，提供強(qiáng)大的處理能力和出色的能效表現(xiàn)。此外，Vitality架構(gòu)可單核支持多達(dá)128路云游戲，滿足高并發(fā)和高畫質(zhì)的云端娛樂需求
關(guān)鍵字：芯原 Vitality架構(gòu) GPU IP

IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP

無論是在出貨量巨大的消費(fèi)電子市場(chǎng)，還是針對(duì)特定應(yīng)用的細(xì)分芯片市場(chǎng)，差異化芯片設(shè)計(jì)帶來的定制化需求也在芯片設(shè)計(jì)行業(yè)中不斷凸顯，同時(shí)也成為了芯片設(shè)計(jì)企業(yè)實(shí)現(xiàn)更強(qiáng)競(jìng)爭(zhēng)力和更高毛利的重要模式。所以，當(dāng)您在為下一代SoC、ASIC或FPGA項(xiàng)目采購設(shè)計(jì)IP，或者尋求更適合的驗(yàn)證解決方案（VIP），以便更快更好地完成您的芯片設(shè)計(jì)項(xiàng)目的時(shí)候，SmartDV都可以快速且可靠地在其多元化的產(chǎn)品組合之上進(jìn)行IP定制，以滿足您期待的差異化設(shè)計(jì)需求。當(dāng)大型IP供應(yīng)商將其客戶鎖定在使用商品化的通用內(nèi)核時(shí)，SmartDV就已經(jīng)提供了
關(guān)鍵字： IP Your Way SmartDV 定制IP

智權(quán)半導(dǎo)體/SmartDV力助高速發(fā)展的中國(guó)RISC-V CPU IP廠商走上高質(zhì)量發(fā)展之道

進(jìn)入2024年，全球RISC-V社群在技術(shù)和應(yīng)用兩個(gè)方向上都在加快發(fā)展，中國(guó)國(guó)內(nèi)的RISC-V CPU IP提供商也在內(nèi)核性能和應(yīng)用擴(kuò)展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國(guó)峰會(huì)以及其他行業(yè)活動(dòng)和廠商活動(dòng)中，可以清楚地看到這一趨勢(shì)。作為全球領(lǐng)先的IP供應(yīng)商，SmartDV也從其中國(guó)的客戶和志趣相投的RISC-V CPU IP供應(yīng)商那里獲得了一些建議和垂詢，希望和我們建立伙伴關(guān)系攜手在AI時(shí)代共同推動(dòng)芯片產(chǎn)業(yè)繼續(xù)高速發(fā)展。SmartDV也看到了這一新的浪潮。上一次在行業(yè)慶祝RISC-V
關(guān)鍵字：智權(quán) SmartDV RISC-V CPU IP

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

新思科技推出業(yè)內(nèi)首款獲得ISO/SAE 21434網(wǎng)絡(luò)安全合規(guī)認(rèn)證的IP產(chǎn)品，加速汽車安全領(lǐng)域發(fā)展

摘要：●? ?新思科技ARC HS4xFS處理器IP和新思科技IP開發(fā)流程均通過獨(dú)立審計(jì)機(jī)構(gòu)SGS-T?V Saar的ISO/SAE 21434認(rèn)證?！? ?獲得ISO/SAE 21434認(rèn)證可應(yīng)對(duì)不斷變化的網(wǎng)絡(luò)安全威脅，有助于在整個(gè)生命周期內(nèi)為汽車系統(tǒng)提供長(zhǎng)期的安全性與可靠性?！? ?經(jīng)過安全風(fēng)險(xiǎn)分析（SRA）認(rèn)證的新思科技ARC HS4xFS處理器IP助力開發(fā)者能夠以安全的方式將IP集成到系統(tǒng)中，從而滿足ISO/SAE 21434要求。●&n
關(guān)鍵字：新思科技 ISO/SAE 21434 網(wǎng)絡(luò)安全合規(guī)認(rèn)證 IP 汽車安全

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對(duì)原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV

燦芯半導(dǎo)體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關(guān)解決方案

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數(shù)分頻，最高輸出頻率4.5Ghz，另外還支持?jǐn)U頻時(shí)鐘（SSC）功能，可以為客戶提供多功能的小數(shù)分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數(shù)關(guān)系。小數(shù)分頻PLL通過頻率乘法比例的小數(shù)值，實(shí)現(xiàn)更精確的輸出頻率控制，從而提供更高精度和準(zhǔn)確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內(nèi)調(diào)制時(shí)鐘信號(hào)
關(guān)鍵字：燦芯半導(dǎo)體小數(shù)分頻鎖相環(huán) IP

八巨頭結(jié)盟挑戰(zhàn)英偉達(dá)霸主地位

AI芯片巨頭英偉達(dá)（NVIDIA）在人工智能領(lǐng)域，正面臨競(jìng)爭(zhēng)對(duì)手連手反撲。EDA公司Arculus CEO楊健盟指出，英偉達(dá)并非靠單賣芯片獲得成功，而是仰賴軟件生態(tài)系平臺(tái)及強(qiáng)大的網(wǎng)絡(luò)技術(shù)（NVLink）來服務(wù)客戶。他點(diǎn)出，競(jìng)爭(zhēng)對(duì)手持續(xù)進(jìn)行整合，由Intel及超威（AMD）為首的八大科技巨頭成立了UALink聯(lián)盟，試圖挑戰(zhàn)英偉達(dá)主導(dǎo)地位。 Intel、AMD、Google、微軟、Meta、博通、慧與（HPE）、思科（Cisco）等八大科技巨頭，合計(jì)市值上看7.6兆美元，成立UALink聯(lián)盟（Ultra Ac
關(guān)鍵字： UALink NVLink

IC設(shè)計(jì)倚重IP、ASIC趨勢(shì)成形

半導(dǎo)體制程進(jìn)入2奈米，擷發(fā)科技董事長(zhǎng)楊健盟指出，IC設(shè)計(jì)難度陡增，未來硅智財(cái)、ASIC角色將更加吃重，協(xié)助IC設(shè)計(jì)以SoC方式因應(yīng)AI新世代。楊健盟分析，過往IDM分拆晶圓代工之典范，將在IC設(shè)計(jì)上發(fā)生，AI時(shí)代IC設(shè)計(jì)大者恒大趨勢(shì)成形。擷發(fā)科技已獲國(guó)際芯片大廠AI芯片外包訂單，楊健盟認(rèn)為，現(xiàn)在芯片晶體管動(dòng)輒百億個(gè)，考驗(yàn)IC設(shè)計(jì)業(yè)者研發(fā)量能。大量采用基礎(chǔ)、接口IP使研發(fā)能力更能專注前段設(shè)計(jì)，海外大廠甚至將后段交由ASIC業(yè)者，未來倚重IP、ASIC趨勢(shì)只會(huì)更加明顯。中國(guó)臺(tái)灣半導(dǎo)體產(chǎn)業(yè)鏈在邏輯先進(jìn)制程、先
關(guān)鍵字： IC設(shè)計(jì) IP ASIC

半導(dǎo)體知識(shí)產(chǎn)權(quán)市場(chǎng)規(guī)模將增長(zhǎng)27.1億美元

根據(jù)Technavio的報(bào)告，全球半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）市場(chǎng)規(guī)模預(yù)計(jì)將在2024年至2028年間增長(zhǎng)27.1億美元。預(yù)計(jì)在預(yù)測(cè)期內(nèi)，市場(chǎng)的復(fù)合年增長(zhǎng)率（CAGR）將超過7.47%。復(fù)雜芯片設(shè)計(jì)和多核技術(shù)的使用推動(dòng)了市場(chǎng)的增長(zhǎng)，同時(shí)納米光子集成電路（ICs）的出現(xiàn)也是一大趨勢(shì)。然而，半導(dǎo)體IP的重復(fù)使用構(gòu)成了一項(xiàng)挑戰(zhàn)。主要市場(chǎng)參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
關(guān)鍵字：半導(dǎo)體知識(shí)產(chǎn)權(quán) IP

Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP

芯片設(shè)計(jì)公司Arm今日發(fā)布了針對(duì)旗艦智能手機(jī)的新一代CPU和GPU IP（設(shè)計(jì)方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產(chǎn)品均使用了其最新的Armv9架構(gòu)，基于臺(tái)積電3nm制程工藝方案，針對(duì)終端設(shè)備在AI應(yīng)用上的性能進(jìn)行設(shè)計(jì)優(yōu)化。此外還將提供軟件工具，讓開發(fā)人員更容易在采用Arm架構(gòu)的芯片上運(yùn)行生成式AI聊天機(jī)器人和其他AI代碼。預(yù)計(jì)搭載最新內(nèi)核設(shè)計(jì)的手機(jī)將于2024年底上市。據(jù)官方介紹，新的CPU與GPU IP是目前旗下同類產(chǎn)品中性能最強(qiáng)的一代，新CPU性能提升3
關(guān)鍵字： arm CPU GPU IP 3nm

西門子推出 Solido IP 驗(yàn)證套件，為下一代 IC 設(shè)計(jì)提供端到端的芯片質(zhì)量保證

●? ?西門子集成的驗(yàn)證套件能夠在整個(gè)IC設(shè)計(jì)周期內(nèi)提供無縫的IP質(zhì)量保證，為IP開發(fā)團(tuán)隊(duì)提供完整的工作流程西門子數(shù)字化工業(yè)軟件日前推出 Solido? IP 驗(yàn)證套件 (Solido IP Validation Suite)，這是一套完整的自動(dòng)化簽核解決方案，可為包括標(biāo)準(zhǔn)單元、存儲(chǔ)器和 IP 模塊在內(nèi)的設(shè)計(jì)知識(shí)產(chǎn)權(quán) (IP) 提供質(zhì)量保證。這一全新的解決方案提供完整的質(zhì)量保證 (QA) 覆蓋范圍，涵蓋所有 IP 設(shè)計(jì)視圖和格式，還可提供 “版本到版本” 的 IP 認(rèn)證，能夠提升完整芯
關(guān)鍵字：西門子 Solido IP IC設(shè)計(jì) IC 設(shè)計(jì)